Русский
Конференции для профессионалов индустрии информационных технологий

Пермяков Валерий

Инженер по верификации FPGA
НПП ЦРТС
Россия
Санкт-Петербург

Доклады

Функциональная верификация HDL-кода

23.07.2014
В докладе рассматриваются принципы, применяемые в верификации функционального описания цифровых схем. Функциональное описание представляется в виде кода на специализированном языке программирования (HDL). Дается краткое введение в разработку и верификацию цифровых схем. Поясняется разница между тестированием и функциональной верификацией в области разработки аппаратуры. Рассматриваются основные принципы верификации HDL-кода, представляющего функциональное описание цифровой схемы. Поясняются области применения различных подходов, а также особенности, возникающие при внедрении тех или иных методик.
Уровень сложности
Секционный доклад (40 мин)

Посещал конференции

Докладчик